Le papier du jour

Développer des circuits FPGA dans le cloud

IA Contenu généré par intelligence artificielle : texte écrit par une IA, lu par des voix de synthèse · sujet sensible, traité avec prudence.

Intégrer ce passage sur votre site

Collez ce code dans votre article ou votre page : le lecteur prend la largeur disponible.

Thème

Transcription avec les sources de chaque passage

Marc

Une équipe de recherche présente jeudi une chaîne de développement pour exécuter des modèles d’apprentissage automatique sur les FPGA cloud EC2 F2 d’AWS, dans une publication déposée sur arXiv. Elle cherche à rendre plus facile le repérage des erreurs, depuis le modèle initial jusqu’à son exécution sur le circuit. Pour développer ces modèles, les auteurs relient Vitis HLS au flux de développement HDK, puis à la création d’une AFI, une image destinée au FPGA. En clair, la chaîne rassemble les étapes qui permettent de passer d’un modèle logiciel à son exécution sur le matériel cloud. C’est un peu comme vérifier une recette à chaque étape, avant de la préparer dans la cuisine où elle sera réellement servie. Si quelque chose ne fonctionne pas, ces vérifications successives aident à chercher à quel moment le problème apparaît. La méthode de validation compte 4 niveaux. D’abord, le modèle fonctionne dans PyTorch, avec une précision standard appelée FP32. Ensuite, une version Python quantifiée vérifie les résultats bit à bit. Puis vient une simulation en langage C du circuit généré. Enfin, le modèle est exécuté sur le FPGA physique. Cette progression vise aussi à repérer les erreurs qui apparaissent seulement dans le circuit FPGA, et pas dans les premières versions du modèle. Pour éprouver leur méthode, les auteurs utilisent TinyBERT, ajusté pour reconnaître des entités nommées dans des adresses. Les poids du modèle sont envoyés depuis la mémoire de l’ordinateur hôte. Les auteurs signalent que cette organisation donne de moins bonnes performances que des mises en œuvre sur processeur ou carte graphique. Ils décrivent aussi les étapes de déploiement, les stratégies de fermeture temporelle, c’est-à-dire le travail nécessaire pour respecter les contraintes de temps du circuit, et des choix pratiques de conception. Les auteurs indiquent que cette chaîne pourrait aider des agents de codage à concevoir, tester et déboguer des circuits à partir d’instructions. La démonstration reste toutefois limitée par ses performances : elle ne montre pas ici un avantage face aux processeurs ou aux cartes graphiques.

Une erreur ?

Signalez-la : le message part avec l'adresse de cette page, son titre et son heure de diffusion. Une personne mise en cause peut aussi exercer son droit de réponse.

Signaler une erreur

Un mot pour la rédaction ?

Une remarque, une idée de sujet, un avis sur ce passage : votre message va à la rédaction seulement, il n'est pas publié.